AS80SSTVF16859 Datasheet, PDF (1/13 Pages) Alliance Semiconductor Corporation – DDR 13-Bit to 26-Bit Registered Buffer

August 2003
Advance Information
PulseC re AS80SSTVF16859
Š
DDR 13-Bit to 26-Bit Registered Buffer
Features
• Differential clock signals
• Meets SSTL_2 class II specifications on outputs
• Low voltage operation – V_DD = 2.3 V to 2.7 V
• Available in 64-pin TSSOP and 56-pin VFQFN
packages (MLF2)
Recommended Applications
• DDR memory modules: PC1600, PC2100,
PC2700, AND PC3200
• Provides complete DDR DIMM logic solution with
PCV857
• SSTL_2-compatible data registers
Block Diagram
CLK
CLKB
RESETB
D1
VREF
R
CLK
D1
To 12 other channels
Q1A
Q1B
Q7A 1
Q6A
Q5A
Q4A
Q3A
Q2A
Q1A
Q13B
VDDQ
Q12B
Q11B
Q10B
Q9B
Q8B 14
Pin Configurations
AS80SSTVF16859
56-Pin VFQFN (MLF2)
Q13A 1
Q12A 2
Q11A 3
Q10A 4
Q9A 5
64 VDDQ
63 GND
62 D13
61 D12
60 VDD
VDDQ 6
GND 7
Q8A 8
Q7A ⁹
Q6A ¹⁰
Q5A 11
Q4A 12
Q3A 13
Q2A 14
GND ¹⁵
Q1A ¹⁶
Q13B ¹⁷
42
D10
D9
D8
D7
RESETB
GND
CLKB
CLK
VDDQ
Q12B
Q11B
Q10B
Q9B
Q8B
Q7B
18
19
20
21
22
23
24
VDDQ Q6B 25
VDD _GND 26
VREF
D6
D5
29 _D4
VDDQ
Q5B
Q4B
Q3B
27
28
29
30
Q2B ₃₁
Q1B 32
59 VDDQ
58 GND
57 D11
56 _D10
55 _D9
54 GND
53 D8
52 D7
51 RESETB
50 _GND
49 _CLKB
48 _CLK
47 _VDDQ
46 VDD
45 VREF
44 D6
43 GND
42 ^D5
41 D4
40 _D3
39 _GND
38 VDDQ
37 VDD
36 D2
35 D1
34 ^GND
33 VDDQ
64-Pin TSSOP
6.10 mm body, 0.50 mm pitch
8/6/03; v.0.10
Alliance Semiconductor
P. 1 of 13
&RS\ULJKW ‹ $OOLDQFH 6HPLFRQGXFWRU $OO ULJKWV UHVHUYHG