English
Language : 

AK8160B Datasheet, PDF (9/14 Pages) Asahi Kasei Microsystems – Multi Clock Generator IC
Tperiod
Thigh
[AK8160B 暫定仕様書]
0.0V
差動(PCIE0/1p)-(PCIE0/1n)
Cduty(%)=100*Thigh/Tperiod
Fig.3-6. 出力デューティーサイクルの定義
Vrb_max=100mV
Vrb_min=-100mV
リングバック
リングバック禁止電圧範囲
リングバック
差動(PCIE0/1p)-(PCIE0/1n)
Fig.3-7. 出力リングバック電圧マージンの定義
Tstable
+150mV
-150mV
差動(PCIE0/1p)-(PCIE0/1n)
Tstable
Fig.3-8. 出力リングバック時間の定義
-9-
2013/02/26