English
Language : 

AK8131C Datasheet, PDF (3/8 Pages) Asahi Kasei Microsystems – Multi Clock Generator with VCXO
[AK8131C]
2-2)端子機能説明
端子番号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
端子名
(端子タイプ)
X1
S0
S1
VIN
VDD1
GND1
CLK1
CLK2
REFOUT
CLK3
CLK4
GND2
VDD2
S2
VDD3
X2
説明
27.0MHz水晶振動子接続端子
CLK1/CLK2/CLK3出力設定端子(周波数設定表を参照)
内部プルアップ 360kΩ
CLK1/CLK2/CLK3出力設定端子(周波数設定表を参照)
内部プルアップ 360 kΩ
VCXO制御電圧入力端子
電源端子1
接地端子1
クロック出力端子1 (周波数設定表を参照)
内部プルダウン 510kΩ
クロック出力端子2 (周波数設定表を参照)
内部プルダウン 510kΩ
27.000MHzを出力します。
クロック出力端子3 (周波数設定表を参照)
クロック出力端子4 (周波数設定表を参照)
接地端子2
電源端子2
CLK1/CLK2/CLK3出力設定端子(周波数設定表を参照)
内部プルアップ 360kΩ
電源端子3
27.0MHz水晶振動子接続端子.
2-3)周波数設定テーブル
S2
S1
S0
CLK1
L
L
L
OFF
L
L
H
OFF
L
H
L
OFF
L
H
H
OFF
H
L
L
OFF
H
L
H
33.000MHz
H
H
L
33.000MHz
H
H
H
33.000MHz
CLK2
OFF
OFF
33.000MHz
33.000MHz
OFF
33.000MHz
33.000MHz
33.000MHz
* S2,S1,S1を開放にすると“H/H/H”の設定となります。
* CLK3.4は、REFOUTと同じ信号が出力されます。
CLK3
OFF
OFF
OFF
OFF
27.000MHz
OFF
OFF
27.000MHz
CLK4
OFF
27.000MHz
OFF
27.000MHz
27.000MHz
OFF
27.000MHz
27.000MHz
MS0944-J-00
-3-
2008/3