AK8130D Datasheet, PDF (3/8 Pages) Asahi Kasei Microsystems – Multi Clock Generator with VCXO

[AK8130D]
２－２）端子機能説明
端子番号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
端子名
X1
S0
S1
VIN
VDD1
GND1
CLK1
CLK2
REFOUT
CLK3
CLK4
GND2
VDD2
S2
VDD3
X2
説明
水晶振動子接続端子
CLK1出力設定端子（周波数設定表を参照）
内部ﾌﾟﾙｱｯﾌﾟ 360kΩ
CLK1出力設定端子（周波数設定表を参照）
内部ﾌﾟﾙｱｯﾌﾟ 360 kΩ
VCXO制御電圧入力端子
電源端子１
接地端子１
ｸﾛｯｸ出力端子1 2-3周波数テーブル参照。
N.C.
27.000MHzを出力します。
ｸﾛｯｸ出力端子3 2-3周波数テーブル参照。
設定により出力停止状態になります。内部ﾌﾟﾙﾀﾞｳﾝ
ｸﾛｯｸ出力端子4
33.333MHｚを出力します。
接地端子2
電源端子2
CLK3出力設定端子（周波数設定表を参照）
内部ﾌﾟﾙｱｯﾌﾟ 360kΩ
電源端子3
水晶振動子接続端子
510kΩ
２－３）周波数設定テーブル
S2
S１
(Pin14） （Pin3）
L
L
L
L
L
H
L
H
H
L
H
L
H
H
H
H
S0
(Pin2)
L
H
L
H
L
H
L
H
CLK1
67.5/74.1758M
78.0/81.0M
67.500MHz
74.178MHz
78.000MHz
81.000MHz
67.500MHz
74.178MHz
78.000MHz
81.000MHz
CLK3
10.0M/Off
OFF
OFF
OFF
OFF
10.000MHz
10.000MHz
10.000MHz
10.000MHz
＊S2/S1/S0=L/L/HのときCLK1とCLK4の出力はAK8130Bと同じになります。
CLK4
33.333M
33.333MHz
33.333MHz
33.333MHｚ
33.333MHｚ
33.333MHz
33.333MHz
33.333MHz
33.333MHｚ
MS1026-J-00
-3-
2008/10