AK8117 Datasheet, PDF (2/6 Pages) Asahi Kasei Microsystems – Single Clock Generator

ASAHIKASEI
1. 端子説明
１－１）端子配置図
1:VDD
2:VSS
3:CLKOUT
[AK8117]
6:CLKIN
5:FSEL
4:OE
１－２）端子機能説明
端子番号
端子名
(端子タイプ)
説明
1
VDD
(PWR)
電源端子.
2
VSS
(PWR)
接地端子.
クロック出力端子.
3
CLKOUT
(DO)
FSEL端子の設定により38.0MHzか38.6667MHz(=116/3)のいずれかを出
力します. パワーダウン時は“L”となります.
CLKOUT出力イネーブル端子.
4
OE
(DI)
この端子が“L”の時PLLはパワーダウンされCLKOUTは出力されません.
100kΩで内部プルダウン.
クロック出力周波数設定端子.
5
FSEL
(DI)
“L”の時38.0MHz、“H”の時38.6667MHzを出力します.
100kΩで内部プルダウン.
6
CLKIN
（DI）
クロック入力端子（27.0000MHz）.
クロックが入力されない場合、パワーダウン状態にして下さい.
無入力もしくは不安定なクロック入力の場合、出力が安定しません。
PWR：電源
DO ：デジタル出力
DI ：デジタル入力
MS0555-J-02
-2-
2007/04